Defesa digital: repositório de publicações de Defesa ibero-americanas

Español
Português

Está en:  › Datos de registro

Arquitetura e Verificação de um Sistema Digital Baseado na Criptografia AES 128 Bits

Identificadores del recurso

http://ebrevistas.eb.mil.br/OC/article/view/3257

Procedencia

(O Comunicante)

Ficha

Título:: Arquitetura e Verificação de um Sistema Digital Baseado na Criptografia AES 128 Bits
Tema:: AES; Criptografia; HDL; Segurança de Hardware; Verificação Funcional; Verilog
Descripción:: Ao desenvolver um novo sistema, é importante verificar que o sistema está em conformidade com os requisitos documentados e fornece recursos específicos. Dessa forma o design e verificação, comumente conhecida como front-end no fluxo de projetos de circuitos integrados digitais, concentram o máximo de atenção nesta fase de projeto afim de garantir a funcionalidade do dispositivo de forma segura. Ao garantir de forma segura a funcionalidade do sistema, através da implementação de componentes de virificação funcional para a validação “verificação funcional” a metodologia eRM (Metodologia de Reuso com Linguagem-e), para gerar estimulos no dispositivo AES (Encryption Standard Advance). A verificação é realizada no dispositivo digital AES que implementado em HDL (Linguagem de Descrição de Hardware) Verilog. Tem como funcionalidade criptografar e decriptografar textos, podendo gerar chaves com tamanho de 128 bits. A fim de assegurar a funcionalidade do dispositivo, o recurso de cobertura de código, também foi utilizada. Há muitas vantagens em usar tal recurso no design, podendo ser utilizado na verificação funcional através de assertions SVA, pois são nativamente integrados ao idioma na linguagem System Verylog, podem ser verificados na simulação e na verificação formal e são convenientes para os designers usarem durante a codificação.
Fuente:: O Comunicante; v. 9 n. 3 (2019): O Comunicante; 36-43; 2594-3952
Idioma:: Portuguese
Relación:: http://ebrevistas.eb.mil.br/OC/article/view/3257/2625
Autor/Productor:: LIMA, LEANDRO BARBOSA; IANO, YUZO
Editor:: Escola de Comunicações
Derechos:: Copyright (c) 2019 O Comunicante; http://www.ebrevistas.eb.mil.br/index.php/OC
Fecha:: 2019-12-05
Tipo de recurso:: info:eu-repo/semantics/article; info:eu-repo/semantics/publishedVersion; Artigo Avaliado pelos Pares
Formato:: application/pdf

oai_dc

Descargar XML

<?xml version="1.0" encoding="UTF-8" ?>

< oai_dc:dc schemaLocation =" http://www.openarchives.org/OAI/2.0/oai_dc/ http://www.openarchives.org/OAI/2.0/oai_dc.xsd " >
1. < dc:title lang =" pt-BR " > Arquitetura e Verificação de um Sistema Digital Baseado na Criptografia AES 128 Bits </ dc:title >
2. < dc:creator > LIMA, LEANDRO BARBOSA </ dc:creator >
3. < dc:creator > IANO, YUZO </ dc:creator >
4. < dc:subject lang =" pt-BR " > AES </ dc:subject >
5. < dc:subject lang =" pt-BR " > Criptografia </ dc:subject >
6. < dc:subject lang =" pt-BR " > HDL </ dc:subject >
7. < dc:subject lang =" pt-BR " > Segurança de Hardware </ dc:subject >
8. < dc:subject lang =" pt-BR " > Verificação Funcional </ dc:subject >
9. < dc:subject lang =" pt-BR " > Verilog </ dc:subject >
10. < dc:description lang =" pt-BR " > Ao desenvolver um novo sistema, é importante verificar que o sistema está em conformidade com os requisitos documentados e fornece recursos específicos. Dessa forma o design e verificação, comumente conhecida como front-end no fluxo de projetos de circuitos integrados digitais, concentram o máximo de atenção nesta fase de projeto afim de garantir a funcionalidade do dispositivo de forma segura. Ao garantir de forma segura a funcionalidade do sistema, através da implementação de componentes de virificação funcional para a validação “verificação funcional” a metodologia eRM (Metodologia de Reuso com Linguagem-e), para gerar estimulos no dispositivo AES (Encryption Standard Advance). A verificação é realizada no dispositivo digital AES que implementado em HDL (Linguagem de Descrição de Hardware) Verilog. Tem como funcionalidade criptografar e decriptografar textos, podendo gerar chaves com tamanho de 128 bits. A fim de assegurar a funcionalidade do dispositivo, o recurso de cobertura de código, também foi utilizada. Há muitas vantagens em usar tal recurso no design, podendo ser utilizado na verificação funcional através de assertions SVA, pois são nativamente integrados ao idioma na linguagem System Verylog, podem ser verificados na simulação e na verificação formal e são convenientes para os designers usarem durante a codificação.   </ dc:description >
11. < dc:publisher lang =" pt-BR " > Escola de Comunicações </ dc:publisher >
12. < dc:date > 2019-12-05 </ dc:date >
13. < dc:type > info:eu-repo/semantics/article </ dc:type >
14. < dc:type > info:eu-repo/semantics/publishedVersion </ dc:type >
15. < dc:type lang =" pt-BR " > Artigo Avaliado pelos Pares </ dc:type >
16. < dc:format > application/pdf </ dc:format >
17. < dc:identifier > http://ebrevistas.eb.mil.br/OC/article/view/3257 </ dc:identifier >
18. < dc:source lang =" pt-BR " > O Comunicante; v. 9 n. 3 (2019): O Comunicante; 36-43 </ dc:source >
19. < dc:source > 2594-3952 </ dc:source >
20. < dc:language > por </ dc:language >
21. < dc:relation > http://ebrevistas.eb.mil.br/OC/article/view/3257/2625 </ dc:relation >
22. < dc:rights lang =" pt-BR " > Copyright (c) 2019 O Comunicante </ dc:rights >
23. < dc:rights lang =" pt-BR " > http://www.ebrevistas.eb.mil.br/index.php/OC </ dc:rights >
</ oai_dc:dc >